Contador Asíncrono

Ya habia dejado atras este tema, pero no porque queria sino porque no podia, jeje, esto es de gran utilidad y tienen grandes aplicaciones, el término asíncrono se refiere a los sucesos que no poseen una relación temporal fija entre ellos y generalmente no ocurren al mismo tiempo. Un contador asíncrono es aquel en el que los flip-flops (FF) del contador no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo impulso de reloj, esto es clave entedenderlo para poder diferenciarlo, tambien a los contadores asíncronos se conocen también como contadores con propagación.

Contador Asíncrono binario de 2 bits

La siguiente simulacion presenta un contador de 2 bits conectado para que funcione en modo asíncrono. Observe que el reloj CLK esta conectado únicamente a la entrada de reloj del primer flip-flop, IC1a, el segundo flip-flop, IC1b, se dispara mediante la salida Q de IC1a. IC1a cambia de estado durante el flanco negativo de cada impulso de reloj, pero IC1b solo cambia cuando es disparado por una transicion negativa de la salida Q de IC1a. Debido al retardo de propagación inherente al paso de las señales por un flip-flop, las transiciones de los impulsos de entrada del reloj y de la salida Q de IC1a no pueden ocurrir nunca al mismo tiempo. Por tanto, los dos flip-flops nunca se disparan de forma simultanea, por lo que el modo de funcionamiento de este contador es asíncrono, cabe recalcar que la entrada de reloj de un contador asíncrono siempre esta conectado sólo al flip-flop LSB, osea al del bit menos significativo.

Comprendiendo el Funcionamiento

Vamos a examinar el funcionamiento básico del contador asíncrono de la figura anterior aplicando cuatro impulsos de reloj a IC1a y observando la salida Q de cada flip flop yo le coloque LEDs para poder visualizarlo mejor, primero que nada notemos que ambos flip-flops estan conectados en modo de basculacion con J=1 y K=1 (donde 1 logico = 5 voltios) y se supone que incialmente, están en estado RESET osea Q de IC1a y IC1b esten a nivel BAJO como se ve en la imagen.


El flanco negativo de CLK (impulso de reloj 1) hace que la Salida Q de IC1a pase a nivel ALTO, como se muestra en la siguiente figura, al mismo tiempo la Salida Q de IC1a no afecta a IC1b ya que tiene que ser una transicion negativa la que lo dispare.


El flanco negativo del segundo impulso de CLK hace que Q de IC1a pase a nivel BAJO por lo tanto hace que Q de IC1b se ponga a nivel alto.


Ahora el flanco negativo de CLK hace que Q de IC1a pase a nivel ALTO nuevamente, por lo que no afecta el estado del segundo flip-flop, por tanto la salida Q de IC1b esta en nivel ALTO:


El cuarto impulso del reloj hace que el contador vuelva a su estado original por lo tanto los dos flip-flops se encuentran en estado RESET. El contador de 2 bits dispone de cuatro estados difrentes, como cabria esperar de dos flip-flops (2^2=4), ademas tenga en cuenta que si Q de IC1a representa el bit menos significativo (LSB) y Q de IC1b representa el bit mas significativo (MSB), la secuencia de los estados del contador representa una secuencia de numeros binarios como se muestra a continuacion:

Puesto que pasa por una secuencia binaria, el contador de la simulacion es un contador binario, en realidad cuenta el numero de impulsos de reloj hasta el tercero y, en el cuarto impulso inicia un nuevo ciclo a partir de su estado original (00). El inicio de un nuevo ciclo (recycle, termino que se aplica comunmente al funcionamiento de los contadores) se refiere a la transiscion del contador de su estado final a su estado original. En la logica digital Q de IC1a es siempre el bit menos signficativo LSB a menos que se indique lo contrario.

Decidi explicarlo lo mas detalladamente posible ya que esto es base para hacer contadores mas complejos, asi que espero me hayan podido entender, nos vemos la proxima...