LATCHES: Teoria y Practica
Latch RS
Los latchs a diferencia de los Flip-Flops no necesitan una señal de reloj para su funcionamiento.
El más simple latch lógico es el RS, donde R y S permanecen en estado 'reset' y 'set'. El latch es construido mediante la interconexión retroalimentada de puertas lógicas NOR (negativo OR), o bien de puertas lógicas NAND (aunque en este caso la tabla de verdad tiene salida en lógica negativa para evitar la incongruencia de los datos). El bit almacenado está presente en la salida marcada como Q.
Se pueden dar las siguientes combinaciones de entrada: set a 1 y reset a 0 (estado 'set'), en cuyo caso la salida Q pasa a valer 1; set a 0 y reset a 0 (estado 'hold'), que mantiene la salida que tuviera anteriormente el sistema; set a 0 y reset a 1 (estado 'reset'), en cuyo caso la salida Q pasa a valer 0; y finalmente set a 1 y reset a 1, que es un estado indeseado en los biestables de tipo RS, pues provoca oscilaciones que hacen imposible determinar el estado de salida Q.
Esta situación indeseada se soluciona con los biestables tipo JK, donde se añade un nivel más de retroalimentación al circuito, logrando que dicha entrada haga conmutar a las salidas, denominándose estado de 'toggle'.
para mas informacion:
Programa Universidad Virtual Colombia:
- Lección 1. Definición de la lógica secuencial
- Lección 2. Cerrojos con compuertas
- Lección 3. Estado metaestable
- Lección 4. Interruptor sin rebote
2 Comentários:
CHALE NO ENTIENDO NADA¡¡¡¡¡¡¡
XD
tienes conocimientos deelectronica?
Publicar un comentario
El blog se alimenta con tus comentarios.
Comentando podras ayudar a mejorar el contenido del blog